在近日召開的“中國集成電路設計業2015年會·高層訪談”上,Cadence全球副總裁石豐喻,針對芯片仿真驗證中出現的新趨勢,以及Cadence的應對策略發表了意見。
針對芯片驗證的變化趨勢,石豐瑜指出,過去的芯片驗證比較偏重功能性驗證,比如輸入一個信號,將會反饋得到一個什么樣的結果?現在芯片驗證的最大挑戰已經不是來自功能性的挑戰了。這種轉變源于幾個方面的因素:第一是芯片設計的復雜度大幅增加。集成電路的技術節點從55納米、40納米、28納米,發展到16/14納米,以至未來的10納米、7納米……。每個工藝節點的提升,都會使芯片的復雜度大幅增高。相應的,晶體管的設計與驗證的挑戰也隨之提升。第二是設計公司需要驗證的應用場景越來越復雜。在系統化設計的時代,許多原來由系統廠商考慮的問題,芯片廠商也要進行驗證。比如處于低功耗狀態的芯片,突然有大電流注入,芯片正常工作能力將受到極大挑戰。如果不將這些極端情況全面驗證出來,直到產品流片完成后才發現有問題,將會使公司遭受巨大損失。正是由于復雜度的提高,芯片設計公司在驗證下投入的力量也越來越大。正是因為看到這樣的發展趨勢,Cadence近年來針對與驗證相關的投資也逐漸增多。過去EDA公司在驗證上面的投資并不高。回看歷史,EDA公司在并購上的投資多是以實現性能為主,包括前端、后端、構架,甚至售后,基本上是為增加產品的效率。在驗證方面大筆投資是近幾年發生的事情,預計這些投資的效果將在未來幾年里陸續顯現,相信可以讓芯片設計公司流片時,信心更高一些。
另外一個趨勢是,由于芯片驗證的復雜度大幅提高,需要硬件仿真設備的運算速度也隨之提高,以便提升工作效率。順應這一趨勢影響,Cadence近日發布了新一代的企業級硬件仿真加速平臺 Palladium Z1。這是業內第一款數據中心級的硬件仿真加速器,仿真處理能力是上一代產品的 5 倍,最多能同時處理 2304 個并行作業,容量可擴展到 92 億門,可以滿足市場對硬件仿真加速技術不斷發展的需求。
并購是今年集成電路業的熱點,在史無前例大并購推動下,集成電路業兩極分化現象越來越嚴重,超級巨頭規模更大了。對于這種兩極分化現象的出現,石豐瑜認為,大型并購案件頻發生的原因之一,是芯片廠商都希望盡可能把別人東西集成到自己的系統中來。這種現象的發生對于EDA廠商有什么樣的影響?用戶數量的減少有可能影響EDA工具的需求量。但是,EDA廠商也需要反思一個問題,即在這種一個市場大趨勢面前如何突顯出自己的價值。芯片設計已經變得越來越復雜了。到了16納米時代以后,幾乎推出的每一款產品都不允許出問題,這是與公司生死存亡緊密相關的事情。這個時候,EDA廠商的價值就體現出來了,它體現在附加價值的挖掘上,做好服務,幫助用戶用好設計工具才是更大的價值所在。
(關鍵字:芯片 石豐瑜)